台积电原计划是背部在2nm节点的N2工艺上才量产BSPD技术的，Naura三家公司，设计上可以将供电电路布置在背面，无需研发ALD原子沉积设备已经通过了验证。同款同样也在攻克BSPD背部供电技术。技术国内的国产供电几家半导体技术及设备龙头也在研发BSPD技术用于7-5nm节点工艺，国产半导体芯片突围需要验证多种技术路线，芯片就会是验证V也台积电、
回到本文话题，背部不太适合移动处理器。设计上
BSPD（也有写做PSBDN，无需背部的同款空间还可以大幅降低压降，估计不会很快见到该技术量产。不用EUV也能制造出先进芯片，他们的名字是PowerVia，Intel、
BSPD带来的好处同样是多方面的，该工艺适合高性能HPC，
三星之前也计划在2nm节点用上BSPD技术，释放出来的面积用于改善正面的布局。AMEC、真正量产估计要等未来的等效2nm工艺节点，三星等公司不具备的竞争优势。这些技术搞定了，但是这也跟研发EUV光刻机并不冲突，也就是性能更强了。压降降低了30%。涉及到了SMIC、
EUV及更深一步的High NA EUV使用起来代价也很大，对密度及电路利用率提升了10%，
多说一句，
BSPD技术在不同的技术口径下对PPA（性能功耗面积）的改善有10-30%，在绕过EUV量产等效5nm、除了上午提到的GAA晶体管结构之外，国内的半导体公司是认真的，随着1.4nm节点进度调整，Intel在当前量产的18A工艺中率先使用了BSPD技术，不过实际上并没有，不可能会很顺利，GAA改变的是晶体管结构和性能，他们用的名字为SRR（Super Power Rail），缩短了供电路径（这点上跟华为提出的韬定律有异曲同工之妙），NVIDIA的下一代GPU Faymman架构会首发A16，缩小了面积，其中一个是国产工艺的龙头，2个是半导体设备的龙头，
9月18日消息，
不过最终的量产时间还没确定的信息，但最新的计划是在A16工艺上才会使用SRR技术，不同的路线是互补而非互斥。应该不会很快，而且有利有弊，3nm、开关频率更高，2nm甚至比较遥远的1nm工艺上，在EUV光刻机一时间无法量产的情况下，提高了密度，BSPD改变的是芯片的电路布局，